Компетенции

Назад
FPGA-дизайн
Результат работ — максимальная производительность наших решений в кристалле
Аппаратную базу под проекты полностью создаем самостоятельно

Крайне важный и ответственный этап разработки каждого проекта, который позволяет реализовать в инженерном решении:

  • высокую производительность, гибкость и быструю адаптацию
  • развитие и совершенствование систем
  • относительно низкие энергопотребление и габариты изделий
На каждом проекте работает группа FPGA-архитекторов, дизайнеров и верификаторов

Они не просто пишут исходный код

  • Они проектируют и выстраивают архитектуру
  • Разрабатывают и оптимизируют интерфейсы
  • Формируют логическую последовательность работы модулей
  • Создают условия для максимальной загрузки всех логических элементов

Благодаря выстроенным процессам внутри компании, каждый модуль тщательно прорабатывается и тестируется как независимо, так и в контексте системы. HDL-описания модулей формируем на основе ранее разработанных и верифицированных математических моделей.

В разрабатываемых проектах приоритетно используем ПЛИС компании Xilinx®. Проектирование осуществляем в САПР Vivado® (Xilinx, Inc.) с применением языков описания аппаратуры VHDL и SystemVerilog. Для разных типов устройств обосновываем выбор используемого семейства FPGA под специфические требования решаемых задач:

  • энергоэффективные и малогабаритные устройства на базе семейств Artix®, Spartan®
  • мощные вычислители с использованием топовых кристаллов семейств Kintex®, Virtex®, UltraScale™ и UltraScale+™



Наработки и решения

Прекрасно ориентируемся в коммерческих библиотеках IP-ядер. Используем сформированную за 10+ лет опыта собственную библиотеку мягких и оптимизированных жестких IP-ядер. Для каждой задачи предлагаем несколько технических решений, из которых для конечной реализации выбираем оптимальное по заданным критериям:

  • это ускоряет процесс разработки
  • повышает надежность проекта
  • позволяет проверить уже готовые блоки в новых кейсах
  • обеспечивает получение решения при самых жестких требованиях и ограничениях



Успешно преодолеваем типичные узкие места

Известная для любого FPGA-дизайнера проблема – в кристалле заканчивается ресурс. Например, проект просто не помещается в кристалл, прошивка не собирается или не проходят тайминги.

Обладая достаточной квалификацией, мы исключаем такие проблемы еще на стадии проработки решений, либо успешно оптимизируем код при возникновении подобной ситуации.

Верификация модулей

Уделяем особое внимание этой стадии. Имеем экспертное понимание внутренних процессов разрабатываемых систем, необходимые кадровые и технические ресурсы. Комплексная верификация HDL-проектов значительно снижает риски возможных проблем с «железом».

Функциональную верификацию проектов проводим с использованием САПР VCS® от Synopsys. Это позволяет сразу собирать рабочие прошивки. Если при верификации системы выявляем недочеты, быстро их устраняем.

Отладка

Финальный этап разработки — отладка на «железе». Для этого этапа используем JTAG-программаторы, средства внутрикристальной отладки и весь арсенал специализированного оборудования, в том числе векторные генераторы для формирования тестовых сигналов на основе собственных моделей.